xls

XLS 是一个开源的硬件高层次综合（HLS）工具链，用于将高级别函数式描述（如 DSL 编写的纯函数或状态化进程）自动编译为可综合的 Verilog/SystemVerilog 硬件设计。其核心支持软硬协同验证：同一源码既可作为高效主机软件执行，也可生成功能等价的硬件 IP；提供进程（proc）模型支持时序逻辑与状态建模，并集成形式验证辅助工具。适用于 ASIC/FPGA 原型开发、领域专用架构（DSA）快速迭代、软硬协同设计探索等场景。