jyd-rv32i-fpga-core
chenyuliu577-cyber
Educational RV32I FPGA CPU/SoC project organized for JYD RISC-V contest-style Vivado reconstruction and verification.
SystemVerilog
MIT License 最后更新 2026年6月16日活跃96
Stars
18
Forks
2
Watchers
4
Issues
Star 增长
今日+3
近 7 天+3
近 30 天+3
综合评分47.64
默认分支main
暂无 README 内容
项目可能尚未同步完成，请稍后查看